活动简介

The IEEE International High Level Design Validation and Test Workshop aims to stimulate research in and validation and test methodologies for ICs and systems specified using high level descriptions, where high level refers to register-transfer, behavioral, and system level specifications.

征稿信息

重要日期

2016-07-30
初稿截稿日期
2016-08-15
初稿录用日期

征稿范围

  • Simulation-Based Validation
  • Formal Verification, and Hybrid Methods
  • Design Abstraction, and Behavioral Modeling
  • Error Trace Interpretation, and Debugging
  • Functional safety/safety-critical system verification
  • On-Chip, and Core-Based Testing
  • Test Generation for Defects, Design Errors, and Delay Faults
  • Hardware/Software, and Mixed-signal System Co-Validation
  • Emulation, and Prototyping
  • Post-silicon Validation, and Debug.
留言
验证码 看不清楚，更换一张
全部留言
重要日期

  • 会议日期

    10月07日

    2016

    至

    10月08日

    2016

  • 07月30日 2016

    初稿截稿日期

  • 08月15日 2016

    初稿录用通知日期

  • 10月08日 2016

    注册截止日期

主办单位
IEEE
联系方式
登录查看完整联系方式
历届会议
移动端
在手机上打开
小程序
打开微信小程序
客服
扫码或点此咨询