基于择多-非-图的忆阻加法器设计第十九届全国容错计算学术会议 CFTC 2021

报告详情

基于择多-非-图的忆阻加法器设计

编号：76 访问权限：仅限参会人更新：2021-12-06 19:22:25 浏览：165次口头报告

报告开始：2021年12月12日 14:00（Asia/Shanghai）

报告时间：15min

所在会场：[S1] 论文报告会场1 [S1.5&6] Session 5 IC设计与EDA I & Session 6 IC设计与EDA II

暂无文件

摘要

传统的冯诺依曼体系结构中存算分离瓶颈问题日益严重．忆阻器凭借非易失，高集成度，低功耗和高速度等优势，成为“后摩尔”时代突破该瓶颈的关键器件．作为一种新型纳米信息器件，忆阻器被广泛应用于逻辑设计和非易失性存储等领域．本文针对忆阻器的二值数字逻辑设计，提出了双择多-非-图（Double Majority-Inverter-Graph，DMIG）逻辑．该逻辑能在一个时钟周期内同步实现 2 个 MIG 逻辑．通过初始化忆阻器为不同的逻辑状态，在一步内并行实现两种不同的基础逻辑门．此外，本文利用逻辑综合方法优化全加器的布尔逻辑表达式，设计了基于 DMIG 的一位全加器，并针对延时和面积开销两个性能分别提出了两种不同的优化方法．在 Spice 仿真环境下仿真验证了 DMIG 和全加器．对比现有的逻辑设计工作，本文的设计在延时和面积开销方面都进行了优化．