基于互补式忆阻器的多路复用器设计与实现第十九届全国容错计算学术会议 CFTC 2021

报告详情

基于互补式忆阻器的多路复用器设计与实现

编号：71 访问权限：仅限参会人更新：2021-12-06 19:15:28 浏览：141次口头报告

报告开始：2021年12月12日 11:45（Asia/Shanghai）

报告时间：15min

所在会场：[S1] 论文报告会场1 [S1.3] Session 3: 热点领域安全

暂无文件

摘要

基于互补式忆阻器（complementary resistive switches，CRS）提出一种灵活配置同行忆阻器的逻辑设计方法．通过对施加于CRS 的高电压设置电压约束，更快速地实现布尔逻辑，利用该方法实现了四种基本逻辑门．在此基础上，利用所设计逻辑中蕴含的与运算和或运算，设计了 2-1 和 4-1 多路复用器电路并提出其实现方法，大幅提高忆阻器的复用率，并精简操作流程．SPICE仿真验证了该方法的可行性．与其他方法相比，本文所提出的方法在保证输入数据不被破坏的前提下减少了忆阻器数量和时延开销．