基于DVFS任务调度的容错计算第十九届全国容错计算学术会议 CFTC 2021

报告详情

基于DVFS任务调度的容错计算

编号：22 访问权限：仅限参会人更新：2021-12-06 12:16:15 浏览：248次主旨报告

报告开始：2021年12月11日 15:30（Asia/Shanghai）

报告时间：45min

所在会场：[P] 开幕式及主旨报告 [P2] 主旨报告

暂无文件

摘要

随着晶体管尺度接近亚纳米，芯片的集成度显著增加。这使得移动边缘设备的性能大大增强，但同时也对系统的可靠性提出了更高要求，这尤其体现在高可靠性应用场景中，如航空电子、汽车电子、医疗器械、艰险环境的物联网设备等。对于移动边缘设备来讲，由于本身运行资源相对有限（如需要电池供电、片上电路资源有限等），这就使其无法针对可靠性投入大量资源，反而需要在运行阶段进行权衡，在保障运行效果（在线时长、输出精度等）的前提下，最大化系统可靠性。在此场景下，动态电压频率缩放（Dynamic Voltage Frequency Scaling, DVFS）成为一种理想的技术手段，来同时调节系统可靠性与运行资源，以达到运行时可靠性的最优化。
本次报告主要介绍在FPGA平台上开展基于DVFS的容错性任务调度的研究工作。首先，在直接容错机制方面，针对FPGA平台为抗击单粒子翻转而引入的任务擦除机制，我们专注于应用DVFS来调度任务运行时长，以最大程度纳入擦除任务，从而最优化擦除效果，确保可靠性。其次，在间接容错机制方面，针对一类广泛存在的输出质量可调的可适应性应用，我们专注于应用DVFS来调度任务运行时钟数，以最大程度提高任务执行质量，从而最优化软性容错的效果。最后，针对现有FPGA DVFS平台存在的低解析度、高开销、慢反馈的问题，我们专注于高精度、低开销的DVFS平台研究；特别地，研究一种可支持更快速任务反馈的在线延迟检测器，进而保证调用DVFS后不会产生时序错误。基于以上工作，我们从任务层、系统层、架构层进行协同研发，跨层次地优化移动边缘设备的容错性。

关键词

暂无

报告人

哈亚军

上海科技大学

哈亚军教授于1996年获浙江大学电子工程学士学位，2000年获新加坡国立大学电子工程硕士学位，2004年获比利时鲁汶大学电子工程博士学位。他目前是上海科技大学教授，IEEE Transactions on Circuits and Systems II: Express Briefs（2022-2023）总主编(Editor-in-Chief) ，上海高能效与定制人工智能IC工程研究中心主任，以及上海科技大学后摩尔器件和集成系统中心主任。他曾是新加坡信息通信研究所 I2R-BYD 联合实验室主任，以及新加坡国立大学电气与计算机工程系的兼职副教授。在此之前，他是新加坡国立大学的助理教授。他的研究兴趣包括FPGA电路/架构/工具、超低功耗数字集成电路和系统，以及以上研究在智能汽车、机器学习和硬件安全中的应用。他已在TCAS I & II 、TVLSI、TC、JSSC以及DAC和ISSCC等国际知名期刊和会议上发表了一百三十多篇学术论文，并获得多项最佳论文奖。他是ISICAS 2020国际会议的技术委员会共同主席(TPC Co-Chair)，包括IEEE Transactions on Circuits & Systems I、IEEE Transactions on Circuits & Systems II、IEEE Transactions on Very Large Scale Integration (VLSI) Systems等国际期刊的编委（Associate Editor），也曾担任过FPT2010和FPT2013国际会议的的技术委员会共同主席以及ASP-DAC 2014国际会议的共同大会主席 (General Co-Chair) 等。他是上海市政府特聘教授，也是国际电气与电子工程师协会的高级会员。