基于局部逻辑伪装的IC保护方法第十九届全国容错计算学术会议 CFTC 2021

报告详情

基于局部逻辑伪装的IC保护方法

编号：102 访问权限：仅限参会人更新：2021-12-07 11:15:44 浏览：197次口头报告

报告开始：2021年12月12日 14:00（Asia/Shanghai）

报告时间：15min

所在会场：[S2] 论文报告会场2 [S2.7&8] Session 7&8 硬件安全

暂无文件

摘要

集成电路(IC)设计面临逆向工程的攻击，核心专利(IP)和算法被盗用，硬件安全受到威胁。该文提出一种电路伪装方法LPerturb，通过对其局部电路逻辑的扰动，实现IC电路的保护。对电路进行最大独立锥划分(MFFCs)，选取被伪装的最大子电路，确保输出逻辑扰动的局部性。针对要扰动锥结点逻辑，从锥中选择被替换的逻辑单元，以最小化代价对进行局部电路逻辑扰动。用多值伪装电路对扰动的逻辑值进行混淆保护，恢复相应的电路逻辑。实验结果表明，该方法能够稳定生成保护电路，具有较好的输出扰动性，能有效抵御SAT去伪装攻击，面积额外开销较小，时延影响可以忽略。